

PATENT ABSTRACTS OF JAPAN

(11)Publication numb r:

2000-021181

(43)Dat of publication of application: 21.01.2000

(51)Int.CI. G11C 16/02

(21)Application number: 10–184140 (71)Applicant: MATSUSHITA ELECTRIC IND CO LTD


(22)Date of filing: 30.06,1998 (72)Inventor: HONNA KOICHI

(54) NONVOLATILE SEMICONDUCTOR MEMORY APPARATUS

(57)Abstract:

PROBLEM TO BE SOLVED: To shorten a total time required in an rase mode by changing a pulse width of erase pulses in the erase mode of a memory cell in accordance with the lapse of time, not making the pulse width constant.

SOLUTION: When a verify circuit 5 judges that an erasure is not sufficient, a signal showing a difference of a threshold value from a target value is sent to an erase pulse width-setting circuit 6. The erase pulse width-setting circuit 6 calculates an erase pulse width to make constant a change amount of the threshold value of a memory cell and supplies the calculation result to an erase pulse width control circuit 2. The verify circuit 5 stops the operation of the erase pulse width-setting circuit 6 when the read threshold value of the memory cell is equal to or smaller than the target value, thereby terminating the erasure. At the same time, a total pulse width memory circuit 10 stores a total pulse width which is a sum of pulse widths of erase pulses fed to the memory cell to be erased.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

http://www6.ipdl.ipo.go.ip/Tokuiitu/tiitemcnt.ipdl?N0000=20&N0400=text\$2Fhtml&NO... 02/07/22

は十敗的十億水の範囲

٠,

(19)[発行国]日本国特許介(JP) (12)[公報種別]公開特許公報(A) (11)[公開番号]特開2000-21181(P2000-21181A) (43)[公開日]平成12年1月21日(2000. 1. 21) (54)[免明の名称]不揮発性半導体記憶装置

(51)[国際特許分類第7版

G11C 16/02

E

612 E G11C 17/00

[審査請求]未請求 [韓米頃の数]4[出魔形態]の「

全頁数]8

(21)【出願番号】特願平10-184140

(22)[出顧日]平成10年6月30日(1998.6.30)

職別番号]000005821

,氏名又は名称】松下電器産業株式会社 (住所又は居所)大阪府門其市大字門真1006番地

72)[免明者]

[氏名]本名 幸一 (住所又は居所]大阪府門真市大字門真1006番地 松下電器産業株式会社内

「不踊人」

鐵別番号】100086737

4年十

【氏名又は名称】岡田 名秀 【テーマコード(参卷)】

58025

[Fターム(参考)]

5B025 AD08 AE05

(57)[要約]

【課題】フラッシュEEPROM のように、電気的に同一のメモリ領域に対して複数回の消去動作を繰り返して消去が完遂される構成の不揮発性半導体記憶装置において、従来よりも消去に要する全体的な時間を短縮化して迅速な消去動作を実現する。 【解決手段】ペリファイ回路5で消去動作を繰り返しの内にメモリ4のセルのデータを読み出して

当散セルの消去状態を判断し、セルのデータが完全に消去されていない場合には、消去パルスのパルス幅を消去回数に応じて変化させるパルス幅制御手段2、6を備えている。

【請求項1】 電気的に同一のメモリ領域に対して複数回の消去動作を繰り返して消去が完遂される構成のもので、消去動作の繰り返しのうちに少なくとも1回はメモリセルの読み出し動作である

ペリファイを行って消去状態を判断し、消去動作の継続または停止を行う不揮発性半導体配億装置において、消去パルスのパルス幅を消去回数に応じて変化させるパルス幅制御手段を備えることを特徴とする不輝発性半導体配億装置。 【請求項2】請求項1記載の不揮発性半導体記憶装置において、前記パルス幅制御手段は、消去動作の場合のメモリセルのしきい値の変化量が常に一定となるようにパルス幅制御手段は、消去動作の場合のメモリセルのしきい値の変化量が常に一定となるようにパルス幅を変更するもの

であることを特徴とする不揮発性半導体配偏装置。 「請求項3」請求項1または請求項2記載の不揮発性半導体配億装置において、メモリセルのデータが完全に消去されるまでに要した全消去時間を配億する手段を備えることを特徴とする不揮発性半導体配億装置。 「請求項4】請求項3記載の不揮発性半導体配億装置において、前記配億手段は、メモリセルブロックごとに設けていることを特徴とする不揮発性半導体配億装置において、前記配億手段は、メモリセルブロックごとに設けていることを特徴とする不揮発性半導体配億装置。

[特許請求の範囲]

発明の詳細な説明】

【発明の属する技術分野】本発明は、全ピットを一括消去、あるいはブロック単位ごとのピットを一括消去するような場合に、同一のメモリ領域に対して書込/消去を複数回繰り返すことによって書込/消去を完遂するフラッシュEEPROMのような不揮発性半導体記憶装置に関する。 0002

【従来の技術】一般に、フラッシュEEPROMでは、データ書き換えのために、全ビットを一括消去、あるいはブロック単位ごとのビットを一括消去する場合、消去対象となるビットを構成するメモリセルに対して、図5に示すように、コントロールゲート801とPW805間に所定の電圧を印加し、フローティングゲート804にある電荷をトンネル現象を利用してコントロールゲート801に放出す

[0003]このようなフラッシュEEPROMは、紫外線で消去を行うUVEPROMの場合と異なり、電気的に消去動作を続けるうちに、メモリセルのしきい値が負の電圧なる、いわゆる過消去になることがある。そして、メモリセルが過消去になると、ワード線の電圧、すなわちメモリセルのゲート電圧がOVであってもデータ線に電流(リーク電流)が流れ、それによって、読み出し時間の遅れや、誤読み出しを起こしてしまうなどの不都合を生じる可能性がある。
[0004]したがって、メモリセルを消去した後のしきい値電圧のばらつきを抑制し、メモリセルのしきい値が負の電圧にならないよう(つまり、過消去にならないよう、精度良く制御する必要がある。[0005]そのため、従来技術では、しきい値を下げるためにメモリセルに加える消去がルスのパルス幅を十分短くして何回かに分けて消去動作をたい、かつ、消去動作の繰り返しの途中でメモ

リセルの読み出し動作(以下、ベリファイという)を行って、消去が十分行われ、かつ過消去になっ ていないかを確認している。

[0006]次に、従来の消去モードのアルゴリズムを<u>図6</u>のフローチャートを用いて具体的に説明す

[0007]消去動作の前に未審込のメモリセルのしきい値電圧が存在する場合、消去動作を行うこ とによって過消去になってしまう。これを防ぐために、予め全メモリセルに対して書込みを行う。 【0008】これには、まず、初期アドレスを設定し(ステップ601)、そのアドレスに対して書込動作を おこなう(ステップ602)。

[0009]次に、アドレスをインクリメントレ(ステップ603)、最終アドレスかどうかを判定して(ステップ604)、最終アドレスでなければ、最初のステップ602に戻って更新されたアドレスに対して再書

[0010]こうして、全メモリセルに対する書込みが終了すれば、次に、一定のパルス幅をもつ消去 バルスを使って全てのメモリセルに対して消去動作を行う。 [0011]これには、まず、初期アドレスを設定した後(ステップ605)、そのアドレスのメモリセルに

対して一定のパルス幅をもつ消去パルスを出力する(ステップ606)。

[0012]次に、そのメモリセルのしきい値が目標としていた消去しきい値に達しているか否かをべ

リファイによって判定する(ステップ607)。 [0013]そのメモリセルのしきい値が目標とされる消去しきい値に塞していなければ、ステップ606に戻って再びそのメモリセルに消去パルスを与えて消去しきい値になるまで消去動作を行う。 [0014]そして、メモリセルのしきい値が目標とされる消去しきい値に違していることがベリファイで判定されれば、次にアドレスをインクリメントし(ステップ608)、最終アドレスかどうかを判定する

[0015]最終アドレスでなければ、ステップ607まで戻って更新されたアドレスに該当するメモリセルについて、そのしきい値が目標としていた消去しきい値に選しているか否かをベリファイによって判定し、消去しきい値に遠していないときには、ステップ606に戻ってこの一つのメモリセルに 対する消去動作を行う。

(0016]こうして、ステップ609で最終アドレスになった場合には、全メモリセルが消去しきい値に **違したものとみなして、消去モードを終了する。**

【毎明が解決しようとする課題】従来のフラッシュEEPROMでの 込及び消去パルスのパルス幅は、常に一定に設定されているために、 込及びベリファイを何回も繰り返さなければならず、それだけ長時間を要していた。たとえば、一つのメモリセルを完全に消去状態にするまでの全時間

が1000ms必要であるとした場合、基本の消去パルスのパルス幅を10msとすると、ペリファイ動 作を100回行う必要がある。

[0018]また、上記の消去動作とベリファイでは、図写に示したメモリセルのコントロールゲート801、ドレイン803、ソース802に印加される電圧が異なるので、電源等の切り換え時間が必要になってくる。このため、メモリセルに印加される電源等の切り換え時間の総和もそれだけ長くなる。 「0019]その結果、消去モードが終了するまでに全体として長時間を要することになっていた。 [0020]そこで、本発明は、消去モードに要する全体の時間を一層短縮化した不揮発半導体性装 置を提供することを課題としている。

0021

【課題を解決するための手段】上記の課題を達成するため、本発明では、次のようにしている。 [0022] ■ 図7に示すように、機軸をメモリセルの消去時間(ただし対数軸)、縦軸をメモリセルのしきい値電圧とした場合、メモリセルの消去時間によってしきい値電圧がほぼ直線状に変化している。これは、消去パルス幅を一定とした場合、消去動作の回数が増えれば増えるほど各パルス幅に対するメモリセルのしきい値の変化量が少なくなることを意味する。 [0023]をこて、本発明では、メモリセルの消去モードでの消去パルスのパルス幅を一定とせず

こ、パルス幅を時間経過に伴って変化させる手段を設けることで、繰り返し行われる消去の回数 を全体として減らすようにしている。

[0024]これにより、メモリセルに印加される電圧等の切り換え回数も削減されるので、メモリセルを消去する場合に要する全体的な時間を短縮化できる。 [0025] ■また、メモリセルを消去するのに要した消去パルスのパルス幅の総和を記憶する手段を設け、次回、同じメモリセルを新たに消去する場合には、初期パルスとしてこの記憶手段で記憶していた総和のパルス幅をもつ消去パルスを与えるようにしている。

に短縮化することができる。

、発明の実施の形態】実施形態1図1は、本発明の実施形態1に係る不揮発性半導体記憶装置の

5に示すようにフォローティングゲート804、コントロールゲート801、ソース802、ドレイン803 要部の構成を示すプロック図である。 [0028]同図において、4はメモリで、本例ではフラッシュEEPROMからなり、そのメモリセルは、 [10028] 「同図において、4はメモリで、本例ではフラッシュEEPROMからなり、そのメモリセルは、 から権权されている。

去パルス発生回路、2はその消去パルスのパルス幅を制御するためのパルス幅制御回路、5はメモリ4の各メモリセルが十分に消去されているか否かを調べるためにベリファイを行うペリファイ回路、6はベリファイ回路5のベリファイに基づいて消去パルスのパルス幅を設定する消去パルス幅設定回路、10は各メモリセルを完全に消去するまでに出力された個々の消去パルスのパルス幅の終和(以下、トータルパルス幅という)を記憶するトータルパルス幅記憶回路である。 [0030]次に、図1の構成において、まず、一つのメモリセルのデータを消去する場合の動作につ [0029]3はメモリ4を構成する各メモリセルのデータを消去するための消去パルスを発生する消

いて説明する。

しきい値が目標値まで下がっているか否かを判断する。そして、その判断結果を消去パルス幅設定回路6に送る。消去パルス幅設定回路6は、ペリファイ回路5において未だ消去が十分に行われていないと判断されると、そのしきい値が目標値とどの程度の差があるかの信号を消去パルス (0031]ペリファイ回路5は、メモリ4内のある特定の一つのメモリセルのデータを踏み出し、その 幅設定回路6に与える。

【0032】消去パルス幅設定回路6は、メモリセルのしきい値の変化量が一定になるように、消去パルスのパルス幅を計算し、その計算結果を消去パルス幅制御回路2に与える。消去パルス幅制御回路2は、その計算結果に応じたパルス幅をもつ消去パルスが出力されるように消去パルス 発生回路3を制御する。

「0033」このため、消去パルス発生回路3からは、前記消去パルス幅設定回路6で設定されたパルス幅を有する消去パルスが発生され、この消去パルスがメモリ4の該当するメモリセルに加わるため、メモリセルには、消去パルスのパルス個の時間分だけ高電圧(消去電圧)が印加される。60034】一方、ペリファイ回路5は、メモリセルに消去パルスが印加された後、メモリセルのしきい値が目標値まで下がっているか否かを判断する。そして、メモリセルのしきい値が目標値に遠していない場合には、その情報が消去パルス幅設定回路6に送られて動作が維続される。

http://www6.ipdl.jpo.go.jp/Tokujitu/tjitement.ipdl

02/01/22

... .

:

れよりも低い値となった場合には、上記の消去パルス幅設定回路6の動作を停止し、消去が終了する。これと同時に、消去パルス記憶回路10には、消去対象となったメモリセルに与えた消去パ ルスのパルス幅の総和であるトータルパルス幅が記憶される

が、次に、メモリ4の全ピットを消去する消去モード時の動作について、図2に示すフローチャート (0036)以上はメモリ4を構成する一つのメモリセルに対する消去動作についての説明である

を参照して説明する。

[0037]メモリ4の消去モードが開始されると、まず、ステップ200では、実際に消去勤作を行う前に予め未書込のメモリセル4のしきい値を揃えるために全メモリセルに対して書込(プレライト)を行

[0043]ー方、ステップ207において、メモリ4の消去対象となるセルのアドレスが最終アドレスの場合、消去パルスの発生を停止し、トータルパルス幅記憶回路10に消去パルスのトータルパル

ス幅のデータが記憶される。

[0044]また、ステップ202において、メモリ4のデータ消去対象となるセルについて、今までの消去回数が[0」以外の場合、つまり、そのセルが以前に既に少なくとも一回は消去された履歴がある場合には、ステップS209で、トータルパルス幅記憶回路10に記憶されているその該当するセルについてのトータルパルス幅のデータを読み出す。そして、次のステップ203で消去パルス発生回路3から消去パルスを出力するときには、同回路3からこのトータルパルスを出力するときには、同回路3からこのトータルパルス幅をもつ消去パル スを最初に発生して、これを消去対象となっているセルに印加する。以後は、ステップS203~S2 07の動作が繰り返される。

(0045<u>)実施形態2図3</u>は本発明の実施形態2に係る不揮発性半導体記憶装置の要部の構成を

示すブロック図である。

[0046]図1に示した実施形態1の構成では、消去パルス幅設定回路6でパルス幅を逐次計算させているが、こうすると、メモリセルのしきい値の変化量が常に一定になるように制御できる利点があるものの、その計算のために余分な時間を要するおそれがある。 [0047]をこで、この実施形態2では、図1に示した消去パルス幅制御回路2と消去パルス幅設定回路6に代えて、パルス幅設定用の複数(本例では5回)のカウンタフィーフら、ベリファイ回路5定回路6に代えて、パルス幅設定用の複数(本例では5回)のカウンタフィーフらと、ベリファイ回路5

の出力に基づいて各カウンタ7,~75の出力を選択するカウンタ選択回路8とを設け、各カウンタ7 すように、消去パルスのパルス幅を設定するための時間を一義的に設定している。この例では、 ,~75には、図2で示したメモリセルの消去時間に伴うしきい値の変化特性を考慮して、 カウンタ7,~75の数に合わせて5種類の時間を設定している。

(0048]その他の構成は、図1に示した実施形態1の場合と同様であるから、ここでは詳しい説明

[0049]次に、<u>図3</u>に示す構成において、メモリ4の一つのセルのデータを消去する場合の動作| け治路かる。

【0050】消去モードになると、カウンタ選択回路8が動作可能となり、同回路8は、最初は、最上段のカウンタ7,の出力を選択する。このため、このカウンタ7,からは、消去パルスのパルス幅を ついて説明する。

設定するための時間データとしてここでは10msのパルス幅を有するクロックが消去パルス幅発生回路3に送られるので、消去パルス発生回路3は、送られてきたパルス幅をもつ消去パルスをメモリ4の該当する一つのセルに与えることで、セルに消去電圧が印加される。 [0051]消去パルス発生回路3によるメモリセルの消去電圧の印加が終わると、そのセルのデー

タをベリファイ回路5で読み出して、そのセルのデータが全て消去状態になっているのかを判断す

Omsのパルス幅を有するクロックが消去パルス幅発生回路3に送られるので、消去パルス発生回路3は、送られてきたパルス幅をもつ消去パルスをメモリ4の当該セルに与えることで、セルに消 め、このカウンタ7。からは、消去パルスのパルス幅を設定するための時間データとしてここでは9 は、その信号がカウンタ選択回路8に与えられれ、次段のカウンタ72の出力を選択する。このた 【0052】ベリファイ回路5によってメモリ4の当該セルのデータが完全に消去状態でない場合

[0053]このようにして、メモリ4の当骸セルのデータが完全に消去状態になるまでは、カウンタ選択回路8によって順次カウンタフ₁~7₅が選択されることで、メモリ4の骸当するセルに消去電圧が

日泊される。

「10054]なお、以上はメモリ4の一つのセルに対する消去動作について説明したが、メモリ全体の消去動作は、然に示した図2のフローチャートの動作と基本的に同じである。
[0055]ただし、図2のステップ205において、実施形態1では、消去がルスのパルス幅が発2でセルのときい値の変化量が常に一定になるように制御されているのに対して、この実施形態2では、パルス幅が図4に示したように5種類のものに一義的に設定されている。「要称形態2では、パルス幅が図4に示したように5種類のものに一義的に設定されている。「の異施形態2では、パルス幅が図4に示したように5種類のものに一義的に設定されている。「の異施形態2では、パファイ動作だらので異する。「0056]こで、一つのメモリセルを完全に消去状態にするまでに要する時間の終却が1000msとした場合、この実施形態2では、ペリファイ動作だ1000msとした場合、この実施形態2では、ペリファイ動作だ5回で済むのに対して、従来のアルゴリズム(図6参照)の場合、消去パルスの基本のパルス幅を10msとすると、ペリファイ動作を100回行う必要があり、本例では、従来例と比べて格段の優位性を持つことが分かる。
[0057]また、この実施形態2においても、トータルパルス幅配億回路10を設けている。今までの消去回数が「0」以外の場合、つまり、そのセルが以前に既に少なくとも一回は消去された程度を有する場合には、図2のステップS209で、トータルパルス幅配億回路10に記憶されているその該当するセルについてのトータルパルス幅のデータを読み出し、そのトータルパルス幅をもつ消去が「ルスを該当するメモリセルに最初に印加することで、2回目以降での消去時間を大幅に短縮化することができる。
[0058]変形例(1)上記の実施形態1,2では、メモリ4の全ビットを一括消去する場合を前提として説明によりに、消失の電流にも等のために、一括で消去できるメモリセル領域は自ずと決ました。」。

ってくることがある。 [0059]をこで、このような場合には、全ビットを一括消去するのではなく、ブロック単位ごとにそ のブロックに含まれるビットを一括消去することになる。その場合、消去後のメモリセルのしきい値 は、メモリセルブロックごとに異なっていて、ブロック間でばらつきがある。 [0060]このようなときには、消去後の各々のメモリセルのしきい値ばらつきを最小限に抑えるた めに、各ブロック単位でトータルバルス幅記憶回路10を設け、図2に示した動作を行う場合には、 データが完全に消去されるまでに要した消去時間をブロック毎に設けたトータルバルス幅記憶回 路1012格納するようにする。こうすることによって、効率よく消去時の時間管理を行うことができ、 消去後のしきい値のブロック間のばらつきを抑え、過消去状態になる恐れがなくなるため、都合が

についてのみ説明したが、メモリ4の各セルにデータを書き込む場合に、同一のセルに対して、 動作を複数回繰り返すことによってデータの書き込みを完遂する構成の場合も事情は同じであり、そのような不揮発性半導体記憶装置についても、本発明を適用することができるのは勿論で [0061](2) 上記の実施形態1, 2では、メモリ4の各セルのデータを消去する消去モードの場合

0062]

「発明の効果」本発明によれば、次の効果を奏する。 [0063](1) ベリファイ動作の回数を低減し消去動作に必要な時間も短縮される。このため、従来よりも消去に要する全体的な時間が短縮化され、迅速な消去動作を実現することができる。 よりも消去に要する全体的な時間が短縮化され、迅速な消去動作を実現することができる。 [0064](2) また、メモリセルが既に消去された履歴がある場合には、そのメモリセルの2回目以降の消去にかかる時間は、大幅に短縮される、かつメモリセルのしきい値のばらつきも最小限に


http://www6.ipdl.jpo.go.jp/Tokujitu/tjitemcnt.ipdl


02/01/22


図の記形


- 【図面の簡単な説明】 【図1】本発明の実施形態1に係る不揮発性半導体記憶装置の要部の構成を示す概略ブロック図 【図2】実施形態1において、メモリの全ビットのデータを一括消去する場合の動作説明に供するフ
- ローチャート 【図3】本発明の実施形態2に係る不揮発性半導体記憶装置の要部の構成を示す概略ブロック図 【図4】実施形態2において、メモリのセルに加える消去パルスのパルス幅の種類を示す説明図 【図5】メモリセルの基本構成図 【図6]従来例において、メモリの全ピットのデータを一括消去する場合の動作説明に供するフロー
- チャート 【図2】しきい値電圧と消去パルスとの時間特性の一例を示す図 【符号の説明】 2…消去パルス幅制御回路、3…消去パルス発生回路、4…メモリ、5…ベリファイ回路、6…消去 パルス幅設定回路、10…トータルパルス電記憶回路。

02/01/22









【図7】

